华为提出“韬定律”，以3D封装提高晶体管密度

华为发布“韬定律”和逻辑折叠技术，提出通过芯片堆叠、3D封装以及跨层协同优化，在不继续缩小制程线宽的情况下提高晶体管密度。

华为董事、半导体业务负责人何庭波在5月25日的国际电路与系统研讨会上公布这一原则。它覆盖器件、电路、芯片和系统多个层级，而非只依赖单一制造节点。

英伟达首席执行官黄仁勋表示，这一路径可使晶体管数量翻倍，甚至增加三至四倍。他把它称为华为的技术突破，同时认为其不会对台积电构成直接威胁。

黄仁勋的依据是，台积电在芯片堆叠和3D封装方面已有接近十年的研发和应用积累。先进封装把不同芯片组合在一个系统中，但量产还要处理互连带宽、散热、良率和成本。技术路径相似也不代表双方拥有相同的供应链和量产能力。

华为预计，到2031年，采用该原则的高端芯片晶体管密度可达到1.4纳米制程的同等水平。这是一个五年期技术目标，不能等同于已经实现1.4纳米制造。

“等效密度”也不意味着所有性能指标与相同线宽芯片一致。最终结果还取决于功耗、芯片间延迟、软件调度和封装制造能力，相关实测数据尚未在现有材料中披露。